Encore des problèmes avec VIA !
Les cartes mères équipées de chipsets VIA n'offriraient pas selon ...
Les cartes mères équipées de chipsets VIA n'offriraient pas selon Tecchannel.de (site allemand mais l'article présent est ici en anglais) de bonnes performances avec les produits informatiques branchées sur les ports PCI (soit beaucoup de matériel!). Ce problème touche à la fois les nouvelles cartes dotées d'un contrôleur Ultra ATA/133 et les SCSI. Le site allemand s'est en effet amusé à faire quelques tests avec pas mal de chipsets (Ali Alladin Pro5, Intel 815/820 et 845, SiS 645, VIA MVP3/KT133A et P4X266A VT8233/VT8233A) et voir leurs performances avec les derniers Maxtor sortis ces derniers mois, utilisant l'Ultra ATA/133, censés avoir une vitesse maximale de 133 MBytes/secondes. Tout d'abord, il faut savoir qu'ils ont compté 1MB comme un million de bytes (au lieu de 1 048 576 bytes). Ainsi, nous avons un maximum théorique qui passe à 127.2 MBytes/seconde. Ensuite, le plus intéressant se trouve dans le tableau ici présent. En gros, avec le Maxtor D740X, l'Intel 845 obtient l'honorable taux de 117.4 MBytes, alors que son concurrent VIA P4X266A VT8233A n'arrive qu'à 72.6 MBytes (et le VIA KT133A uniquement 78.2 MBytes/seconde). Une catastrophe pour celui qui pensait s'acheter un disque dur pouvant aller jusqu'à 133 MBytes/seconde, avec un chipset VIA il n'aura au mieux qu'un peu plus de la moitié !! Même chôse avec le SCSI, lors de transferts normaux, VIA se paie le luxe d'avoir 30 à 40Mb/s de moins qu'Intel ! Pour en savoir plus, regardez le tableau de cette page.
Cependant, une bonne nouvelle tout de même, un New Yorkais nommé George Breese du site Networking Resources a programmé un patch afin de résoudre ces problèmes de taux de transfert déplorable. Vous pouvez télécharger ce patch sur les serveurs de VIA Hardware (14.2Ko). Ce patch n'est pas officiel bien entendu, vous l'utiliserez donc à vos risques et périls, cependant, les performances sont là. Vous gagnerez environ 20Mb/secondes tout de même, cela ne se refuse pas. Cependant, les résultats sont toujours aussi loin des chipsets Intel. En attendant un patch officiel et de qualité, n'hésitez pas à télécharger celui-là. Voici d'ailleurs ses améliorations :
- Turns off options "PCI Delay Transaction" and "PCI Master Read Caching" (Registers 70, Bit 1 and 2).
- Sets Arbitration-Timer of the PCI-Controller to 96 clock cycles. One typical BIOS-default is 32 clocks. This new setting is made to work around the older IDE bug in VIAs 686B southbridge (Register 75, Bit 0-2 or 0-3, depending on chipset).
- The VIA PCI controller's "PCI Latency" timer, which is normally used to guarantee the CPU at least a specified number of PCI clock cycles when accessing the PCI bus, is set to zero. (Register 0D)
- The CPU is removed from PCI priority rotation. Ordinarily, the CPU can be guaranteed access to the PCI bus after one to three other devices have used the bus. (Register 76, bits 4 and 5, and bit 7 on older chipsets).
Cependant, une bonne nouvelle tout de même, un New Yorkais nommé George Breese du site Networking Resources a programmé un patch afin de résoudre ces problèmes de taux de transfert déplorable. Vous pouvez télécharger ce patch sur les serveurs de VIA Hardware (14.2Ko). Ce patch n'est pas officiel bien entendu, vous l'utiliserez donc à vos risques et périls, cependant, les performances sont là. Vous gagnerez environ 20Mb/secondes tout de même, cela ne se refuse pas. Cependant, les résultats sont toujours aussi loin des chipsets Intel. En attendant un patch officiel et de qualité, n'hésitez pas à télécharger celui-là. Voici d'ailleurs ses améliorations :
- Turns off options "PCI Delay Transaction" and "PCI Master Read Caching" (Registers 70, Bit 1 and 2).
- Sets Arbitration-Timer of the PCI-Controller to 96 clock cycles. One typical BIOS-default is 32 clocks. This new setting is made to work around the older IDE bug in VIAs 686B southbridge (Register 75, Bit 0-2 or 0-3, depending on chipset).
- The VIA PCI controller's "PCI Latency" timer, which is normally used to guarantee the CPU at least a specified number of PCI clock cycles when accessing the PCI bus, is set to zero. (Register 0D)
- The CPU is removed from PCI priority rotation. Ordinarily, the CPU can be guaranteed access to the PCI bus after one to three other devices have used the bus. (Register 76, bits 4 and 5, and bit 7 on older chipsets).
Source :
Tecchannel.de
Nil Sanyas
le 28 décembre 2001 à 16:05
(1 717
lectures)
Actualités et brèves relatives
