Détails techniques sur les Hammer
Silicon Strategie a réussi à avoir des informations sur le futur ...
Silicon Strategie a réussi à avoir des informations sur le futur processeur 64 bits d'AMD, le Hammer.
Il sera gravé en 0.13 micron et sera doté de la technologie SOI (silicon-on-insulator).
Voici les spécificités :
- Bande passante de 8 Go/seconde, environ 4 fois plus que la concurrence
- Support des instructions 32 et 64-bit
- Le Hammer en plusieurs blocs : un core MPU 32/64-bit, Contrôleur mémoire double-data-rate (DDR) SDRAM intégré, Cache niveau 1 instruction, cache niveau 1 data, cache niveau 2, et I/O HyperTransport.
- Le contrôleur mémoire DDR SDRAM en 8 ou 16 byte et supporte la PC1600, PC2100 et PC2700.
- Cache niveau 1 data et instruction de 64 kbytes, cache niveau 2 de 1 Mo.
- HyperTransport permet 2 à 8 voies d'un système multiprocesseur.
- Hammer a un double core. Les 2 cores sont chargés d'unités fonctionnelles pour exécuter les instructions.
- Le pipeline supporte pas moins de six instructions en parallèle, soit 2 fois plus que l'Athlon actuel.
- Ajout de nouvelles unités comme 'ESP Look Ahead unit' et 'Forward Collapse unit'
- Majorité d'opcodes et particularités inchangées
- Les fichiers de registre d'entier/adresse et datapaths sont en 64 bit
- Virtual Address Space 48 Bit, Physical Address Space 40 Bit
- Ajout de 8 nouveaux registres de nombre entier
- Ajout de l'adressage relatif du PC
- Ajout du support total des virgules flottantes par les instructions SSE/SSEII
- Application Binary Interface (ABI)
- Inclus 16 registres
Source :
VR-Zone
Teuf
le 16 octobre 2001 à 08:51
(2 313
lectures)
Actualités et brèves relatives
