De la QDRII à 333x4 MHz ?
Cypress Semiconductor, IDT, Micron, Samsung, et NEC ont a conjointement ...
Cypress Semiconductor, IDT, Micron, Samsung, et NEC ont a conjointement développé une nouvelle mémoire à 333 MHz qu'ils nomment QDR II.
Pourquoi QDRII, Q comme quadruple. La mémoire DDR a une bande passante doublée, la QDRII, quant à elle, voit sa bande passante multipliée par 4 !
Cette architecture vise la génération suivante de commutateurs et de routeurs qui fonctionneront avec des bandes passantes importante.
Le co-développement de la QDR a commencé en 1999 pour définir cette nouvelle architecture SRAM pour des applications de communications très performantes.
"Des efforts de développement coopératifs sans précédent entre les membres d'équipe de co-développement ont permis à ce groupe de développer et produire de la mémoire SRAM très performante avec la capacité de fonctionner à une vitesse d'horloge de 333 MHZ," a dit Mike Pearson, Directeur de projet chez Samsung Semiconductor.
En plus des performances, l'équipe du co-développement de la QDR a choisi une stratégie de conception. Le module mesure 13mm x 15mm au format FBGA et est composé de 165 pins.
"Notre stratégie d'emballage concentrée rencontre trois objectifs clefs que nos clients exigent : des économies d'espaces, la grande performance et la réduction du coût," explique Mike Black, Directeur du marketing Stratégique SRAM de Micron. "Un FBGA à 165 pins fournit aux clients la flexibilité pour concevoir la densité future et des migrations de performance en réalisant des économies d'espace de 40 %."
La mémoire DDR a une passante doublée, par exemple la PC2100 fait 133MHzx2 pour une théorie de 266 mhz. Donc la mémoire DDR II travaille à 333x2 pour 666 MHz et la QDRII à 333x4 donc théoriquement 1332mhz !
Est ce que cela fonctionne vraiment comme ça ?
Pourquoi QDRII, Q comme quadruple. La mémoire DDR a une bande passante doublée, la QDRII, quant à elle, voit sa bande passante multipliée par 4 !
Cette architecture vise la génération suivante de commutateurs et de routeurs qui fonctionneront avec des bandes passantes importante.
Le co-développement de la QDR a commencé en 1999 pour définir cette nouvelle architecture SRAM pour des applications de communications très performantes.
"Des efforts de développement coopératifs sans précédent entre les membres d'équipe de co-développement ont permis à ce groupe de développer et produire de la mémoire SRAM très performante avec la capacité de fonctionner à une vitesse d'horloge de 333 MHZ," a dit Mike Pearson, Directeur de projet chez Samsung Semiconductor.
En plus des performances, l'équipe du co-développement de la QDR a choisi une stratégie de conception. Le module mesure 13mm x 15mm au format FBGA et est composé de 165 pins.
"Notre stratégie d'emballage concentrée rencontre trois objectifs clefs que nos clients exigent : des économies d'espaces, la grande performance et la réduction du coût," explique Mike Black, Directeur du marketing Stratégique SRAM de Micron. "Un FBGA à 165 pins fournit aux clients la flexibilité pour concevoir la densité future et des migrations de performance en réalisant des économies d'espace de 40 %."
La mémoire DDR a une passante doublée, par exemple la PC2100 fait 133MHzx2 pour une théorie de 266 mhz. Donc la mémoire DDR II travaille à 333x2 pour 666 MHz et la QDRII à 333x4 donc théoriquement 1332mhz !
Est ce que cela fonctionne vraiment comme ça ?
Source :
Par mail
Teuf
le 18 juin 2001 à 06:51
(1 288
lectures)
Actualités et brèves relatives
