IBM vient d'annoncer qu'après 10 années de recherche, sa technologie de puces 3D est désormais fin prête à perpétuer la loi de Moore, qui conditionne l'évolution des puces électroniques depuis sa création.

IBM affirme même pouvoir aller au-delà de cette loi de Moore grâce à sa nouvelle technique de groupement des transistors sur trois dimensions au sein même d'une puce informatique. Au lieu de connecter les transistors seulement sur un plan en deux dimensions à l'image de ce qu'il se fait pour toutes les puces électroniques actuelles, IBM affirme pouvoir disposer les transistors sur plusieurs couches, en les connectant sur trois dimensions.

Les chercheurs expliquent par exemple pouvoir placer les transistors de la puce et ceux de sa mémoire intégrée sur deux couches superposées. IBM affirme alors que ce « sandwich compact de composants réduit énormément la dimension de la puce finale tout en augmentant la vitesse de transfert des données au sein de la puce ».


Cette technologie est appelée « through-silicon vias », pour illustrer le fait que les transistors peuvent alors se connecter à travers les couches de silicium qui les portent, de quoi éliminer les longues connexions métalliques sur les puces traditionnelles en deux dimensions.

Les distances de transfert des données au sein de la puce peuvent ainsi être réduites par 1000, tout en permettant l'ajout de 100 fois plus de canaux de communications que dans une puce en deux dimensions.

IBM affirme être déjà en train de produire quelques premiers échantillons de puces en trois dimensions dans ses usines, pour les fournir à ses partenaires dès la seconde moitié de cette année 2007. La production massive et la commercialisation de ces puces sont en revanche prévues pour 2008.

IBM annonce déjà plusieurs secteurs dans lesquels la technique sera utilisée : les puces de communication sans fil en silicium-germanium, qui vont ainsi gagner 40 % d'économie en énergie, les processeurs Power (20 % d'économie d'énergie), et les puces pour supercalculateurs Blue Gene dont la SRAM (mémoire cache) sera disposée sur une couche superposée.

La recherche, c'est bon, mangez-en.