Lors du Spring Processor Forum, AMD a dévoilé plus de détails sur sa prochaine architecture de processeurs K8L, des quadricoeurs dotés de mémoire cache L3 partagée entre les différents coeurs.

Cette mémoire cache L3 partagée sera directement placée sur le die du processeur. Autre avancée majeure selon The Inquirer, la gestion indépendante de la tension de chaque coeur du processeur. L'économie d'énergie sera d'autant plus efficace, car les modifications dynamiques de tension se feront indépendamment, comme pour les prochains Merom et Conroe d'ailleurs.

Autre évolution majeure, la mémoire. Le K8L va gérer un adressage 48 bits sur des pages de 1 Go. Le K8L est aussi officiellement annoncé pouvoir s'adapter aux coprocesseurs, tout pour les serveurs et supercalculateurs.


AMD prépare aussi un contrôleur-mémoire intégré très souple et bourré de possibilités. Ce dernier devrait à la fois gérer la mémoire DDR2, mais aussi la DDR3, et même la FB-DIMM, sans obligation d'utiliser l'une des trois interfaces-mémoires par défaut. Un coup de force face à Intel, qui impose le FB-DIMM pour ses prochains CPU serveur, les Woodcrest.

Le K8L n'est donc pas un K8 bricolé, il semble bien s'annoncer comme un processeur nouveau, bourré de nouvelles technologies et de fonctionnalités. Ces puces fonctionneront sur un bus HyperTransport 3.0, capable d'assurer 5,2 Gigatranferts par seconde (5,2 milliards de transferts de données). On n'en saura pas plus de la part d'AMD...