Samsung annonce une nouvelle manière d'empaqueter la mémoire Flash, sur trois dimensions cette fois-ci. Cette technique devrait permettre d'augmenter les capacités de stockages de cette mémoire, en diminuant la place monopolisée par les puces de Flash NAND. Samsung promet aussi de meilleures performances.

La technologie renouvelle le « wafer-level stack process » (WSP) en permettant d'établir des interconnexions à travers la couche de silicium de la puce. Ainsi donc, les puces de mémoire peuvent s'empiler les unes sur les autres, pour prendre moins de place en surface.

Ce nouveau WSP crée une multitude d'ouvertures dans la couche de silicium de chaque puce, pour laisser les interconnexions se faire entre les différents étages de puces. Ces puces sont par ailleurs séparées verticalement et horizontalement de quelques dizaines de microns. Ce processus de production est de plus simplifié par rapport aux mêmes types de technologies qui existaient déjà. Le résultat est qu'il est beaucoup moins coûteux à réaliser, et permet d'éliminer de nombreux problèmes de lithographie (gravure).

La première puce du genre de Samsung empile 8 puces de 2 Gb chacune, pour donner un bloc de 16 Gb de mémoire Flash, soit 2 Go de stockage. La hauteur totale de cette multipuce à plusieurs étages est de 0,56 mm.

Samsung annonce la production en masse de cette mémoire nouvellement assemblée dès l'année prochaine. Ces puces de mémoire NAND équiperont la plupart des engins de poche et cartes mémoires en 2007, viendra ensuite la même technologie pour la mémoire vive DRAM. Le Coréen promet effectivement d'appliquer sa technologie de WSP à la DRAM pour équiper les serveurs en très grosses barrettes de mémoire vive, alliant à la fois performances et capacités.